🎺 (54) WIRING INSPECTION INSTRUMENT FOR PRINTED WIRING BOARD

(11) 1-43771 (A)

(43) 16.2.1989 (19) JP


(21) Appl. No. 62-201118 (22) 12.8.1987

(71) NEC CORP (72) EISHIN NISHINO (51) Int. Cl⁺. G01R31/02,G01R1/073,G01R31/28

PURPOSE: To reduce the manufacture cost and man-hours of the wiring inspection instrument and to perform high-reliability inspection by inputting logical connection coordinate position data on the printed wiring board to the wiring inspec-

tion instrument directly.

CONSTITUTION: When the logical connection coordinate position data and inspection condition data are inputted from a data input part 9, a data processing part 4 classifies the input data from the input part 9 separately, stores them in an input data storage part 6, and instructs an inspection address data conversion part 7 to operate. The conversion part 7 reads the data out of the storage part 6 to perform the data operation of the logical connection coordinate position data according to the inspection condition data and also convert the data into inspection address data by referring to an inspection address conversion table storage part 8 by using the data after the data operation, thereby storing the data in an inspection address data storage part 5. Then the processing part 4 reads the data out of the inspection address data storage part 5, and transfers it to a wiring inspection control part 4, which controls a switch group 1 and a wiring inspection measurement part 2 to perform the wiring inspection of only a necessary object part.



10: measurement probe support plate, 11: measurement probe, 11a: reference measurement probe, 12: wiring inspection measurement area. 13: pilot pin, 14: printed wiring board, 14a: guide hole, 14b: positioning reference plate corresponding to a reference measurement probe position, 15: through hole, 16: terminal part, a: logical connection coordinate position data, b: inspection condition data

(54) PARTIAL DISCHARGE DETECTOR

(11) 1-43772 (A)

(43) 16.2.1989 (19) JP

(21) Appl. No. 62-200028 (22) 12.8.1987


(71) TOSHIBA CORP (72) TAKAAKI SAKAKIBARA(1)

(51) Int. Cl⁴. G01R31/12,H01H9/50,H01H33/26

PURPOSE: To detect partial discharge occurring in the equipment of a gas insulation opening/closing device efficiently by arranging an electromagnetic wave detector nearby the external connection part between a gas insulation equipment

and a power cable, etc.

CONSTITUTION: The gas insulation opening/closing device is so constituted by connecting a disconnector 32 to a main bus 31, an interrupter 33 to the disconnector 32 and further a disconnector 34 and a grounding device 35 through a current transformer, and leading it out through a transformer 41 for an instrument and a cable head 36. Then an insulation cylinder 42 is arranged at the connection part between the cable head 36 and power cable 43 and the electromagnetic wave detector 50 is arranged nearby the insulation cylinder 42. The electromagnetic wave detector 50 is thus arranged at the external connection part to detect partial discharge occurring in the gas insulation equipment immediately.



(54) PROPAGATION DELAY TESTING METHOD FOR LOGIC CIRCUIT

(11) 1-43773 (A) (43) 16.2.1989 (19) JP


(21) Appl. No. 62-199053 (22) 11.8.1987

(71) HITACHI LTD (72) KOJI IKEDA(2)

(51) Int. Cl⁴. G01R31/28

PURPOSE: To easily test a propagation delay by setting an optional flip-flop in an optional state directly from the outside.

CONSTITUTION: An input variation signal is propagated on a path 117 to be tested and appears at a D entrance pin of the flip-flop 104. The variation at the D entrance is inputted to the flip-flop 104 unless there is no trouble of propagation delay on the path 117 to be tested. If, however, there is delay trouble, the flip-flop does not change its state. Here, the state of the flip-flop 104 is scanned out so as to decide the trouble of propagation delay on the path 117. Namely, the flip-flop 104 is selected with a scan-address pin 112 to obtain the state of the flip-flop 104 on the scan-out pin 116. This value shows there is no propagation delay on the tested path 117 when it is a signal value after the variation at the output terminal of the object path 117, but indicates the trouble of propagation delay on the object path 117, and consequently the propagation delay can be tested.



①特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭64 - 43773

⑤Int Cl.⁴

識別記号

厅内整理番号

砂公開 昭和64年(1989)2月16日

G 01 R 31/28

A-6912-2G

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 論理回路の伝播遅延テスト方法

②特 願 昭62-199053

塑出 願 昭62(1987)8月11日

⑫発 明 者 池 田 光 二 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

短発 明 者 畠 山 一 実 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

母発 明 者 林 照 峯 茨城県日立市久惡町4026番地 株式会社日立製作所日立研

究所内

①出 顋 人 株式会社日立製作所

冗代 理 人 弁理士 秋本 正実

東京都千代田区神田駿河台4丁目6番地

ध्य **अ**ज **अ**

発明の名称
 論理回路の伝播遅延テスト方法

- 2. 物許請求の範囲
- 3. 発明の詳和な説明

(盗業上の利用分野)

本苑明は、論理国路の伝播遅延テスト方法に係

り、特に大規模な論理回路の伝播遅延の高品質な テストパターンを容易に生成できるようにした論 理回路の伝播遅延テスト方法に関する。

【従来の技術】

使来の、論理図路の伝播選延をテストする方法としては、特公昭52-28613 に記載のように、片個選延依存性及びスキヤンインノスキヤンアトを機能を有する論理回路を対象に伝播選延テストを行う方法がある。ここで片側選延依存性とは、混延時間が予定された時間より短くなつた場合であるが、予定された時間はである。またしく動作するが、予定された時間である。また、スキヤンインというのは外部からフリンプフロンアクトというのはフリンプの状態を外部へ取り出すことである。

この方法では、テストを行う経路(被験経路という)を選択し、その経路に変化個号を伝摘させ、経路の出力機の変化状況を測定することによつて その経路の伝摘遅延の故障を判定する。このため に、フリツブフロツブをシフトレジスタ状に後**は** し、以下のようにテストを行つている。

被験経路に変化信号を入力するため、被験経路の入力端を外部入力ピンまたはフリップフロンプにしている。被験経路の入力端が外部入力に登る人力することができる場合に変化信号を入力することができる場合では、力力ではないというでは、カーションができる。 は、からからの大力では、カーシャでは、カーシャンプラーンでは、カーシャンプラーができまり、カーシャンプラーができまり、カーシャンでは、カーシャンでは、カーシャンでは、カーシャンでは、カーシャンでは、カーシャンでは、カーシャンでは、カーシャンでは、カーシャンでは、カーシャンでは、大力すると、カーシャンでは、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力すると、大力ないないでは、大力すると、大力ないないでは、大力すると、大力を入力すると、大力を入力を入力を入力を表現である。

一方、伝播運送の故障を判定するため、被験経路の出力増を外部出力ピンまたはフリップフロップにしている。被験経路の出力増が外部出力ピンの場合、被験経路の変化信号の伝播運延が直接観測できるので判定は容易である。被験経路の出力増がフリンプフロップである場合、そのフリップ

きくなるとテストパターンの生成が大きな負担に なるという問題があつた。

本発明の目的は、上記問題点を解決し、伝播選延を簡単にテストできるようにした論理回路の伝播選延テスト方法を提供するにある。

[問題点を解決するための手段]

上記の目的は、任意のフリップフロップを外部より直接、任意の状態に設定するための機構を設け、この機構により、被験経路の入力場がフリップフロップをらばそのフリップフロップの状態を切開状態と異なる状態に設定し(この詩定が変化信号の被験経路への入力である)、被験経路上に伝播遅延の故障があるか否かを判定することによって遠成される。

(作用)

被験経路の入力縮がフリンプフロンプである場合、そのフリンプフロンプを他のフリンプフロンプとは独立に任意の状態へと直接セントできるから、そのフリンプフロンプに入力するためのシステムデータ作成が不要となり、テストが容易に行

フロップが伝播された信号の変化後の信号数を取込むようにクロック信号を印加し、然る後フリップフロップの状態を(スキヤン・アウトして) 観測する。ここで、被験経路に伝播遅延の故障が存在しなければ、フリップフロップは伝播された信号の変化数の信号値を格納するが、伝播遅延の故障が存在すれば、フリップフロップは伝播された。 はいのでもの変化的の信号値を格納するので故障の判定ができる。

(発明が解決しようとする問題点)

上記従来の方法においては、被験経路の入力協
がフリップフロンプである場合、そのフリップ
ロンプに対するシステムデータを取り込むことに
よつて変化信号を作成している。このために変化
けって変化の分類フリンプフロップへ必要な変化
けったがのかがあるには、どの外部入力ピンからどのよう
な経路を通してこのようなテストパターンを分え
ればよいかを考慮しなければならず、また変化が
立上がリ方向か立下がリ方向かによつ
テストパターンとすることもあり、論理回路が大

える.

(尖旋例)

以下、本発明の一実施例を第1回により説明す る。第1回において、LSIチツブ等の論理回路 1には、フリップフロップを選択するためのデコ ーダ101、フリップフロップ102,104、 組合わせ国路103等があり、この論理国路内部 のフリップフロップには、図に示すように入力ピ ンR、D、I およびT、出力ピンQがある。この うちRはフリップフロップをリセットするための 入力ピンで、すべてのフリップフロップはオール リセツトピン111により周時にリセツトされる。 Dはシステムデータを入力するためのピンである。 Iはフリツプフロツプの状態を反転するための入 カピンで、スキヤンアドレスピン112とスキャ ンクロツクピン113への入力により、一度にし つのフリップフロップの状態を反伝することがで きる。フリップフロップのT入力ピンはシステム データをDから取込むためのクロツク付号を入力 するピンである。出力ピンQは、当該フリンプフ

ロップの状態を示しており、その低はスキヤンアドレスピン112で当該フリップフロップにより 選択されたとき、スキヤンアウトピン116から 出力される。

この論理回路で、被験経路117としては、入 力格がフリップフロップ102のQ出力ピン、出 力端がフリップフロップ104のD入力ピンのも のをとり、この伝播遅延テストを説明する。まず、 **台理回路1を初期化するため、オールリセットピ** ン111によりすべてのフリツプフロツブをりセ ツトした後、スキヤンアドレスピン112とスキ ヤンクロツクを用いて假々のフリツブフロツブを 遊当な戯に設定する。冷ち、0を要求するフリツ プフロツブはそのまま、1を要求するフリツプフ ロツブに対しては、そのフリップフロップをスキ ヤンアドレスピン112で選択し、スキヤンクロ ツクをスキヤンクロツクピン113から印加する ことにより状態を反転させて1にする。また、他 の外部入力ピンも適当な低に設定する。ここで適 当な値というのは、被験経路において変化信号が

伝播するのに必要な信号値を意味する。

第3回はこれらの動作のタイミングチャートであり、フリップフロップ102において変化ほうを作成するため、スキヤンアドレスピン112でフリップフロップ102を印加すると、アンドゲート105出力によりフリップフロップ132の状態を反転する。即ち初期値が0ならば0から0の変化信号、初期値が1ならば1から0のかとには分かされ、これが被験経路117への入力信号となる。このように、被験経路入力偏分のセットに特別の労力を必要としない。

入力された変化信号は、被験経路117上を伝播してフリップフロップ104のD入力ピンに現れる。ここで、被験経路117に伝播遅延の依確がなければ、このD入力は第3図104Dのように時刻に=tiで変化し、システムクロック104Tによつてこの変化はフリップフロップ104に取

込まれる。しかし、遅延故障があればロ入力は時刻 t = t : まで変化せず、従つてフリンプフロンプ104の状態変化はない(1049)。

最後に、被数経路117の伝播選延の故障を判定するため、フリンプフロンプ104の状態をスキャンアウトする。即ち、スキャンアドレスン112でフリンプフロンプ104を選択することにより、スキャンアウトピン116上にフリンプ104の状態が現れる。この値が被殺をはひいが現れる。この値が被ならば数疑経路117には伝播選延の故障はないが、変化的の借号値ならば被験経路117上に伝播選延の故障が存在することを示しており、これによって伝播選延のテストができる。

第2図は本発明の他の実施例を示すもので、第 1図と異なるのは、ピン211がオールリセット ピンではなくスキヤンデータ入力ピンであり、各 フリップフロンプの入力ピンもこれに応じて変更 されている点である。即ちフリップフロップはす ベて、入力ピンSD, D, SCおよび下、出力ピ ンQをもつており、SDはスキヤンクロック入力 ピンSCのクロック信号の印加に応じて、スキヤ ンデータ入力ピン211に入力された信号をフリ ップフロップ内部に取込む入力ピンである。ロ、 T、およびQは第1回の説明と同様それぞれシス テムデータ入力のためのピン、システムクロック 入力用のピン、およびフリップフロップの状態を 出力するピンを表す。

このような回路で、被験経路217の伝播遅延テストのときには、まず、フリップフロップおよび外部入力ピンを適当な値に設定する。ここでも、適当な値というのは、被験経路217上に変化信号が伝播するために必要な信号値をいう。フリップフロップを適当な値に設定するのは、スキヤンアドレスピン212でそのフリップフロップを選択し、適当なスキヤンデータをスキヤンデータストヤンクロックピン213に印加することにより行う。

以上の初期化が終了すれば、フリップフロップ

特開昭 64-43773 (4)

202の出力を変化させるために、スキヤンアドレスピン212でフリンプフロンプ202を選択し、上記設定した初期状態と異なるスキヤンテータを設定し、スキヤンクロンクを印加する。これによつて被験経路117の入力端のフリンプフロンプ202の出力Qが変化し、入力端に借号変化の入力は簡単に行え、以降は、前述の依頼物定の手順を実行すればよい。

(発明の効果)/

本発明により、被験経路の入力館がフリップフロップである場合、そのフリップフロップを他のフリップフロップとは独立にその初期状態と異なる状態に設定できるので、そのフリップフロップとは独立にそのフリップフロップとは独立とので、個人力するシステムデータを用いなり、個々の時をおけるとができる。これにより、個々の時をおけるとなるで、個性の異なる故障(つまり立上り遅延故障)のためのテストパターン生成となるで、個性の異なる故障(つまりより遅延故障)のためのテストパターン生成

が一括して行えるという利点がある。

また、本発明で用いた回路構造によれば、テストパターンとして変化信号を必要としない場合の 機能テストなども行えることは云うまでもない。

4. 図面の簡単な説明・

第1回及び第2回はそれぞれ本売明の実施例を示す論理回路の概略回、第3回は第1回の実施例における動作のタイミングチャートである。

1,2…為項回路、101,201…デコーダ、
102,104,202,204…フリップフロップ、103,203…組合せ回路、111…オールリセットピン、211…スキヤンデータ入力ピン、112,212…スキヤンクロックピン、115,215…システムクロックピン、116,216…スキヤンアウトピン、117,217…彼款経路。

代理人 弁理士 狄本正奖

